Family list 2 family members for: JP3250632 Derived from 2 applications.

- 1 MIS TYPE SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF Publication info: JP3250632 A 1991-11-08
- 2 Self-aligned method of fabricating an LDD MOSFET device Publication info: US5254490 A 1993-10-19

Data supplied from the esp@cenet database - Worldwide

DIALOG(R) File 347: JAPIO (c) 2005 JPO & JAPIO. All rts. reserv.

03587732 **Image available** MIS TYPE SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

PUB. NO.:

03-250632 [JP 3250632 A]

PUBL | SHED:

November 08, 1991 (19911108)

INVENTOR(s): KONDO TOSHIHIKO

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

02-265895 [JP 90265895]

FILED:

October 02, 1990 (19901002)

INTL CLASS: [5] H01L-021/336; H01L-021/3205; H01L-029/62; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

JOURNAL:

Section: E, Section No. 1162, Vol. 16, No. 45, Pg. 116,

February 05, 1992 (19920205)

ABSTRACT

PURPOSE: To relax a concentration of an electric field at the end of a drain and prevent a phenomenon of hot carriers being implanted by forming an inverse T-shaped gate structure using metallic layers of high melting point being formed on the surface of the gate electrode and on the insulating film of the side face thereof.

CONSTITUTION: A gate oxide film 3 is formed newly in the region surrounded with a LOCOS oxide film 2 which is formed on the surface of a p-type silicon substrate 1. Then, a polysilicon is deposited on the gate insulating film 3, and a gate insulating electrode 4 is formed. By introducing (P) into the surface side part of the substate 1 through the method of implanting ions using the gate electrode 4 as a mask, n(sup-)-type regions 5a, 6a of low concentration are formed. A Ti layer 11 is stuck on the whole face of the surface side of the silicon substrate 1 by sputtering. Thereafter, the silicon substrate 1 is subjected to a heat treatment in the atmosphere of nitrogen. Thereafter, an oxide film 12 is deposited by a thermal CVD method. By etching the oxide film 12 through a RIE method and removing the resultant, a sidewall insulating film 12a is formed on the side face of the gate electrode 4. A nitriding layer 21, which is generated together with the oxide film 12, is removed using an etching gas including (F) in a single process. As ions are implanted into the surface side part of the silicon substrate 1, and n(sup +)-type source region 5 and a drain region 6 are formed.

⑲ 日本国特許庁(JP)

00 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平3-250632

®Int.Cl. ⁵

優先権主張

識別記号

庁内整理番号

❸公開 平成3年(1991)11月8日

21/336 21/3205 H 01 L 29/62 29/784

G 7738-5F

8422-5F 6810-5F

21/88

審査請求 未請求 請求項の数 4 (全8頁)

60発明の名称 MIS型半導体装置及びその製造方法

> ②特 顧 平2-265895

@出 願 平2(1990)10月2日

◎平2(1990)1月11日◎日本(JP)②特願 平2-4188

劉平 2(1990) 1月11日 國日本(JP) 動特額 平2-4190

@発 明者 俊 彦

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

勿出 願 セイコーエブソン株式 東京都新宿区西新宿2丁目4番1号

会社

70代 理 人 弁理士 山 田 矜

1. 発明の名称

MIS型半導体装置及びその製造方法

2. 特許請求の節用

(1) 半導体基板の表面上に形成された絶縁膜と、 該絶縁膜上の所定領域内に基電性シリコン層から なるゲート電極と、核ゲート電極の端部下外側に おける半導体基板の表面側に形成されたソース領 域及びドレイン領域と、を有し、狭ソース領域及 び該ドレイン領域に接して前記ゲート電極側に形 成され前記ソース領域及び前記ドレイン領域より も低キャリア濃度の低濃度領域を備えたMIS形 半導体装置において、

前記ゲート電極の表面上及び前記低濃度領域の 上方における前記絶縁膜上に高融点金属層が形成 されており、該高融点金属層のうち前記ゲート電 極に接する部分がシリサイド層となっていること を特徴とするMIS型半導体装置。

(2) 請求項第1項に記載のMIS型半導体装置 において、前記高融点金属層のうち前記絶縁膜上 に形成されている部分が窒化層となっていること を特徴とするMIS型半導体装置。

(3) 半導体基板上に絶縁膜を形成し、核絶縁膜 の部分上に導電性シリコン層からなるゲート電極 を形成する工程と、次に、該ゲート電極をマスク として前配半導体基板の表面側に低濃度領域を形 成する工程と、更に、前記ゲート電極の表面上及 び前記絶縁膜上に高融点金属層を形成する工程と、 その後に、該高融点金属層のうち前記ゲート電極 に接する部分をシリサイド層とする熱処理工程と、 しかる後に、前記ゲート電極の表面上の部分及び 前記ゲート電極の側面上に所定の厚さを有する側 壁部分を残して、前記高融点金属層を除去する工 程と、前記ゲート電極及び前記側壁部分をマスク として前記半導体基板の表面側にソース領域及び ドレイン領域を形成する工程と、を有することを 特徴とするMIS型半導体装置の製造方法。

(4) 請求項第3項に記載のMIS型半導体装置 の製造方法において、前記高融点金属層を形成す る工程前に前記絶縁膜上に電循接触用閉口部を形

特開平3-250632(2)

成し、前記熱処理工程にて前記電極接触用開口部上の前記高融点金属層をもシリサイド層となし、その後、前記高融点金属層を除去する工程にて前記シリサイド層を選択的に残すことを特徴とするMIS型半導体装置の製造方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、MIS型半導体装置とその製造方法に関し、特に、LDD (Lightly Doped Drain) 構造を有し、かつ、逆丁字型のゲート構造 (Inverse-T Gate Structure) を備えたMIS型半導体 装置に関する。

(従来の技術)

従来、MOSトランジスタの微細化が進むに従って、短チャネル効果によるパンチスルー現象とホットキャリア注入現象が顕在化し、特にホットキャリア注入現象においては、ドレイン端での電界集中により、ゲート電極端における基板と絶縁膜の界面上に、又は絶縁膜中に、ホットキャリアが集中的に捕獲され、この電荷の蓄積による電界

作用に基づいてMOSトランジスタの動作特性が 変化するという問題点があった。

そこで、ドレイン端における電界集中を防止するために、LDD構造を形成する方法が提案された。このLDD構造は、第4図に示すように、ゲート電極4の両側に位置するシリコン基板1の表面側に形成されたソース領域5及びドレイン領域6のゲート電極4寄りに、よりキャリア濃度の低い低濃度領域5a及び6aを設けたものである。

このLDD構造を有するMOSトランジスタの製造方法は以下のようになっている。p型のシリコン基板1上にLOCOS酸化膜2を形成し、このLOCOS酸化膜2で囲まれた活性領域をゲート酸化膜3で被覆4を形成する。次に、このゲート電極4をマスクとしてP(リン)をイオンとにより、低濃度領域5a,6aを形成する。その後、ゲート電極4及びゲート絶縁膜3上に酸化膜を堆積してからこの酸化膜をエッチングすることにより、

ゲート電極4の側面に所定の厚さの酸化膜からなるサイドウォール絶縁膜7を残した状態とする。このサイドウォール絶縁膜7を備えたゲート電極4をマスクとして再びセルフアラインによりAs(砒素)をイオン注入し、ソース領域5及びドレイン領域6を形成する。なお、図中において、8は酸化膜、9はソース電極、10はドレイン電極である。

このLDD構造では、ゲート電極4個には低濃度領域5 a , 6 a が形成されているので、空乏層の拡がりを抑えてソース領域5 とドレイン領域6 の間のパンチスルーを防ぐことができるばかりでなく、ドレイン端の電界集中を緩和し、MOSトランジスタのホットキャリア注入現象による特性劣化を抑制することができる。

〔発明が解決しようとする課題〕

しかしながら、近年、半導体装置の高集積化の要請に基づいて、MOSトランジスタの更なる微細化が要求されて来ており、この結果、LDD構造を備えたMOSトランジスタにおいても、ドレ

イン協における電界が高まり、低濃度領域5a. 6aの上方に位置するサイドウオール絶縁膜7中への電荷の注入現象が見られるようになった。したがって、通常構造のMOSトランジスタと同様に、注入電荷による電界効果に基づいて低濃度領域5a.6aに空戸が形成され易くなり、低濃度領域5a.6aの抵抗が増大し、MOSトランジスタの電流駆動能力が低下するという問題点が生するようになった。

そこで、ゲート電極4を低濃度領域5a,6aの上方まで伸ばして形成し、逆丁字型のゲート構造とする方法が提案された。このゲート構造によれば、低濃度領域5a,6aの表面にもゲート電位に基づく電界が印加されるので、低濃度領域5a,6a内における平面方向の電界強度が緩和され、ホットキャリアの注入を抑制することができ

しかし、この方法では、逆丁字型のゲート構造 をエッチングにより形成するので、逆丁字型の環 肉部分の厚さの制御が困難であり、この薄肉部分

特 閉 平 3-250632 (3)

を通して形成する低濃度領域 5 a. 6 a のキャリア濃度や深さの設定等が困難となることにより、MOSトランジスタに特性のばらつきが生ずるという問題点があった。

そこで、本発明は上記問題点を解決するものであり、その課題は、高融点金属層をゲート電極4の一部として用いることにより、パンチスルーやホットキャリアの注入を抑制しつつ、動作特性をも低下させないMOSトランジスタを実現し、かつ、そのMOSトランジスタの実用的な製造方法を提供することにある。

〔課題を解決するための手段〕

上記問題点を解決するために、半導体基板の表面上に形成された絶縁膜と、絶縁膜上の所定領域内に導電性シリコン層からなるケート電極と、ケート電極の端部下外側における半導体基板の表し、アース領域及びドレイン領域に接してケート電極側に形成されソース領域及びドレイン領域とでインにで、アート電極側に形成されソース領域及びドレイン領域とではありも低キャリア濃度の低濃度領域を備えたM

を除去する工程と、ゲート電極及び側壁部をマス クとして、半導体基板の表面側にソース領域及び ドレイン領域を形成する工程と、を有するもので ある。

また、この製造方法においては、高融点金属層を形成する工程前に絶縁膜上に電極接触用開口部を形成し、熱処理工程にて電極接触用開口部上の高融点金属層をもシリサイド層となし、その後、高融点金属層を除去する工程にてそのシリサイド層を選択的に残すものである。

(作用)

かかる手段によれば、ゲート電極には、その表面上に少なくとも接触面上の部分がシリサイドの高となった高融点金属層が形成されており、この高融点金属層は、ゲート電極に対して安定的に金属層と連続しているとともに、絶縁膜上の高融点金属層はゲート電位と同電位になるので、この領域の表面側に能縁膜を介して対向する低温度域の表面側には、ゲート電位に基づく電界がチャネ

1 S型半導体装置において、本発明が講じた手段。 は、

ゲート電極の表面上、すなわち、矩形断面を有するゲートの場合には、上面及び側面上、及び低速度領域の上方における絶縁膜上に、高融点金属層を設け、この高融点金属層のうち、ゲート電極に接する部分をシリサイド層とするものである。この場合、高融点金属層のうち、絶縁膜上に形成されている部分を変化層とする場合もある。

この効果に付随して、高融点金属のシリサイド 又は窒化物はポリシリコンよりも導電率が高いの で、従来のポリシリコンからなる逆下字型のゲー トよりも薄膜化できる利点がある。

また、高融点金属層は従来技術により厚さや寸法を高精度に形成することができるので、MIS 構造の微細化にも対応性が高い。

ゲート電極の表面上に形成された高融点金属層

特 問 平 3-250632 (4)

は、シリサイド化されることによりゲート電極に対して安定した導電接触が得られているが、この状態では、通常のポリサイド配線構造よりも接触面積が大きく、したがって、ゲート配線を低抵抗とすることができ、MIS型半導体装置の動作の高速化を図ることができる。

このようにして上記の本発明に係るMIS型半

機度領域を予め形成した後に高融点金属層を形成 するので、低機度領域を高融点金属層の膜厚に影響されずに特度よく形成することができ、また、 高融点金属層の膜形成時の形状をそのまま利用す ることから、逆T字型のゲート構造を精度良く形 成することができる。

導体装置が形成されるが、この製造方法では、低

(実施例)

次に、添付図面を参照して本発明によるMIS型半導体装置の実施例を税明する。

(第1実施例)

一方、シリコン基板1の表面側には、ゲート電 へ4の端部下の外側にドーズ量1×10¹³ cm⁻³程 度のn⁻型の低濃度領域5a.6aが形成されて おり、サイドウォール絶縁膜7及び窒化層21の 端部下の外側には、n 型のソース領域5及びド レイン領域6が、低濃度領域5a,6aと接する 形で形成されている。なお、8は層間絶縁膜、9 はソース電極、10はドレイン電極である。

ゲート電極 4 はシリサイド暦 2 0 と接し、両者間には安定した導電接触が得られており、また、シリサイド暦 2 0 と窒化暦 2 1 とは連続して形成されているので、ゲート電極 4 、シリサイド暦 2 0 及び窒化暦 2 1 の電位は全でゲート電位と一致する。

低濃度領域5a及び6aは、ゲート電極4の端部下から外側に形成されており、ゲート絶縁膜3を介して変化層21に対向するように配置されている。このため、従来のLDD構造のMOSFETとは異なり、低濃度領域5a及び6aの表面側全体がゲート絶縁膜3を介して均一なゲートを電位の影響下にあり、ソースードレイン間の電位勾配が緩和され、素子の微細化に伴うドレイン域の電界集中を抑制する。したがって、ホットエレクト

特 周 平 3-250632(5)

ロン注入現象によるドレイン論近傍の電荷の蓄積 を防止することができるので、MOSFETの特 性、例えば、相互コンダクタンスの変化を来すこ となく、動作特性の安定化及び素子の長寿命化を 図ることができる。

従来、ゲート電極4の上面に高融点金属シリサイドを形成したポリサイド配線が用いられていたが、本実施例によるゲート構造は、そのポリサイド配線よりもゲート電極4とシリサイド層20との接触面積が大きく、ゲート配線の抵抗値を更に低減することができる。

上記のシリサイド層20は、ゲート電極4との間に安定した導電接触を得るために形成されたものであり、少なくともゲート電極4との接触面付近がシリサイド化されていればよい。また、Ti層11以外に他の高融点金属、例えばMo(モリブデン)等を用いることができる。

(第2実施例)

次に、上記第1実施例に示したMOSFETの 製造方法の実施例を説明する。

の部分はゲート電極4からのシリコンの拡散によ ってシリサイド層20となるが、ゲート酸化膜3 上のTi層 I1は、シリコンの拡散が殆どない代 わりに熱処理雰囲気中の窒素が取り込まれて、窒 化層21となる。この後、酸化膜12を熱CVD 法によって堆積し、これをRIE(Reactive Ion Etching) 法によってエッチング除去し、第2図 (d) に示すように、ゲート電極4の側面側にサ イドウォール絶縁膜12aを形成する。このとき 酸化膜12と共に窒化層21をもエッチング除去 する必要があるが、F(弗素)を含有するエッチ ングガスを用いることにより、両者を単一工程に て除去することができる。このサイドウォール絶 緑膜12aを備えたゲート電極4をマスクとして セルフアラインにより、シリコン基板1の表面側 にAs(砒素)をイオン注入し、n・型のソース 領域5及びドレイン領域6を形成する。

このようにして、本実施例においては、逆丁字型のゲート構造を実現するために、均一性及び膜 厚の制御性の高いスパッタリング法又はCVD法

この状態で、第2図(b)に示すように、シリコン基板1の表面側全面にTi層11を300~1000人の厚さとなるようにスパッタリングによって被着する。その後、このシリコン基板1を加熱炉に入れ、窒素雰囲気で20~60分の間、600~800℃の温度で熱処理を行う。この熱処理工程においては、第2図(c)に示すように、ゲート電極4の上面及び側面に接するTi層11

によって、ゲート電極4の表面上にTi層11を 形成しており、これを熱処理することにより、Ti層11がシリサイド化されて、ゲート電極4と Ti層11との導電接触を安定化させ、接触抵抗 を低減させている。

また、従来の逆丁字型のポリシリコンゲートでは、逆丁字型の構造を形成するためには、時間制御によるエッチング量の制御や自然酸化層の形成

特開平3~250632(6)

等の特密な工程管理を必要としていたが、これらは素子が微細化していくに従って極めて困難をもったので、素子の特性のはらつきや歩留りの低下をもたらす。これに対して、本実施例の方法では、下すの形成によって逆丁字型のゲート構造を極めてするでは、素子の微細化にもそれ程影響を受けることができる。

域5及びドレイン領域6を形成する。その後、第3図(e)に示すように、ソース電極9及びドレイン電極10をそのシリサイド層22a,22b 上に形成することによって、これらのソース電極9及びドレイン電極10の接触抵抗の低減を図ることができる。

このように、本実施例では、逆T字型のゲート 構造を形成するための高融点金属層の一部をソース電極 5 及びドレイン電極 6 のためのコンタクト 部として利用することにより、サリサイド(Self -Alinged-Silicide)技術による電極接触抵抗の 低減と逆T字型のゲート構造の形成とを同時並行 して連成することができるので、工程数の削減を 図ることができる。

(発明の効果)

以上説明したように、本発明は、ゲート電極の 要面上及びその側面部の絶縁膜上に形成した高融 点金属層により逆下字型のゲート構造を形成した ことに特徴を有するので、以下の効果を奏する。

① ゲート電極と導電接触したシリサイド層に

(第3実施例)

第3回には、本発明のMIS型半導体装置の製 造方法の別の実施例を示す。ここに、第2実施例 と同一構造の部分には同一符号を付し、その説明 は省略する。この実施例では、第3図(a)に示 すように、低濃度領域5 a. 6 aを形成した後、 ゲート酸化腺3にコンタクト用閉口部3a, 3b を形成し、この上にTi腐 1 1を被着する (第3 図(b))。次に、このTi層11に第2実施例 と同様の熱処理を施すと、第3図(c)に示すよ うに、コンタクト用閉口部3a, 3bの上に形成 されたTi層11も、シリコン基板1の表面上か らのシリコンの拡散によってシリサイド化し、シ リサイド層 2 2 a、 2 2 b となる。この後、酸化 層12をドライエッチングにより除去しサイドウ ォール絶縁膜12aを形成するが、未反応のTi 層11を選択的にエッチング除去するか、又はエ ッチングをストップすることによって、シリサイ ド層 2 2 a 、 2 2 b を残し、第 3 図 (d) に示す ように、この状態でイオン注入を行ってソース領

対し連続形成された高融点金属層又はその窒化層により、逆丁字型のゲート構造が形成されることにから、低濃度領域の表面側全体にゲート電位になって、素子を微細れていたことによるドレイン端の電界の集中が緩和によるドレイン端の電界の集中が緩和による、したがって、電荷の蓄積によるMISや性の変化を抑制し、素子の安定化及び長寿命化を図ることができる。

② ゲート電極と高融点金属層との接触面積が 従来のポリサイド配線よりも大きいので、接触抵 抗を低減してゲート配線の低抵抗化を図ることが できる。したがって、MIS型半導体装置の動作 を従来よりも高速化することができる。

③ 制御性の良い高融点金属層の形成によって 逆丁字型のゲート構造を形成するので、ゲート電 極を精度良くしかも微細に形成することが可能で あり、しかも、低濃度領域は逆丁字型の薄肉部分 を介することなく形成することができるので、M JS型半導体装置の動作特性の最適化が容易で、

特 開平3-250632(ア)

特性の均一性を図ることができる。

④ 高融点金属のシリサイド層をソース及びドレイン電極のコンタクト部として用いることにより、同時並行して逆T字型のゲート構造の形成とサリサイド技術によるコンタクト部の形成とを行うことができるので、何ら新たな工程を付加することなく、電極の低抵抗化を図ることができる。4. 図面の簡単な説明

第1図は本発明によるMIS型半導体装置の実 施例の構造を示す断面図である。

第2図は本発明によるMIS型半導体装置の製造方法の実施例を示す工程断面図である。

第3図は本発明によるMIS型半導体装置の製造方法の別の実施例を示す工程断面図である。

第4図は従来のLDD構造を備えたMOSFE Tの構造を示す断面図である。

〔符号の説明〕

Ⅰ…シリコン基板

2 … LOCOS酸化膜

3…ゲート絶縁膜

3 a, 3 b … コンタクト用願口部

4…ゲート電極

5 …ソース領域

6 …ドレイン領域

5 a, 6 a…低濃度領域

1 1 ··· T i 層


12a…サイドウォール絶縁膜


20, 22a, 22b…シリサイド層

2 1 … 窗化眉。

以上

出 顋 人 セイコーエブソン株式会社 代 理 人 弁理士 山 田 稔





特開平3-250632 (8)

